微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > could not be mathced with a clock

could not be mathced with a clock

时间:10-02 整理:3721RD 点击:
真心求教:在做Altera时序约束时有警告:clk could not be matched with a clock,就因为这条警告对clk的操作全都被ignore了。希望好心人指教,这条警告到底是怎么回事,怎样可以消除?    不胜感激。

always @语句的条件写错了?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top