微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教各位前辈,做项目写testbench是必须的吗?

请教各位前辈,做项目写testbench是必须的吗?

时间:10-02 整理:3721RD 点击:
比如用FPGA做一个USB设备,如果FPGA版级调试成功(可以被windows识别为正常设备且功能实现),还有没有必要写一个USB主机的模型作为testbench,然后进行仿真?
再比如用FPGA做SD卡读写功能,如果板级调试表明读写成功,有没必要写一个SD卡模型来作为testbench进行仿真呢?
因为,真的感觉写出这样大的模型(能回数据的)很费劲儿啊…
谢谢诸位了。

个人体会,这仿真和上板是相辅相成的。
板上调你只能看到最终结果对不对,但是内部有什么隐藏的错误你是看不到的。
还有,比如sdio,如果出错了host会重传,你可能根本感觉不到曾经出过错。
仿真就不一样了,你可以写assertion,可以把各种条件卡得很严。
最重要的是可以统计验证覆盖率,这是保证代码没问题的重要依据。
但是仿真的整个环境都是人工建模的、未必正确,而且能跑的时间有限。这需要上板来弥补。

仿真主要是可以设计很多激励看你的程序在不同输入下是否有BUG,可以验证你代码逻辑的严谨性

顺序应该是先写testbench,仿真通过后在上板调试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top