微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教vivado的几个问题

请教vivado的几个问题

时间:10-02 整理:3721RD 点击:
1.vivado中如何设置不使用管脚的属性,unuse pin 如何设置成输入三态?
2.vivado中生成的bit是否默认都是压缩的?
3.vivado中如何对非IP自动产生inst调用模板?
4.vivado中在新建仿真文件时如何像ISE一样对需要仿真的文件产生一个代码模板,只需要添加仿真代码就行?
感觉3和4在ISE中使用很方便,vivado中一直未找到
谢谢!

1.vivado中如何设置不使用管脚的属性,unuse pin 如何设置成输入三态?既然不用,就不用管它是什么状态了
2.vivado中生成的bit是否默认都是压缩的?不是
3.vivado中如何对非IP自动产生inst调用模板?可以用IPpackage
4.vivado中在新建仿真文件时如何像ISE一样对需要仿真的文件产生一个代码模板,只需要添加仿真代码就行?
自带的功能是没有的,不过有人写过一个tcl可以自动生成

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top