微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > spartan6的pll使用

spartan6的pll使用

时间:10-02 整理:3721RD 点击:
不知道大家在spartan6工程时钟设计方面用的是core_generation生成pll还是用其中的原语pll_base来生成需要的时钟呢?二个有什么区别?好像用软件生成的pll在时钟输入和输出的数值组合上有限制吧!如果需要过高的频率的话,软件生成就会错误吧!

用软件 coregen 生成的pll,也是会生成pll_adv pll_base 等文件,其实是一样的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top