PCIE仿真不明白的地方求助

时间：10-02 整理：3721RD 点击：

我在ISE13.3环境下,创建XC5VLX110T 的PCIE的IP，其中PCIE只将BARO空间设置为1M空间的存储器类型，其他均为默认设置。生成PCIE的IP后，从工程中移除.xco文件，然后按照simulation文件下的脚本，向工程中添加相应的.v文件。最后在ISE中启动isim进行仿真。可是当仿真运行到board/RP/tx_usrapp的模块时，就一直停在了"wait (trn_lnk_up_n == 0);"这句代码上，这也就表示所搭建的仿真模型链路上市不通的。请问这种情况该如何解决?

问题已解决

能联系一下你么?我想问个问题啊，和你这个一样。如果可以，多谢啦~

http://forums.xilinx.com/xlnx/board/crawl_message?board.id=PCIe&message.id=559

没有心愿了，下载不了东西了

最近我也在做pcie，想问一下最后我仿真时只能对board整个进行仿真，对tx_usrapp子模块仿真时为什么产生不了数据?非常感谢

赞分享。

请问你的没有数据的问题解决了么

上一篇：同步器的展宽
下一篇：请教一下，在ahb总线规范中的增量突发和回环突发分别是什么意思？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类