微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 组合逻辑与复位

组合逻辑与复位

时间:10-02 整理:3721RD 点击:
各位大侠们,小弟不才,请教一个问题,复位信号可以当做组合逻辑的一个条件不? 小弟对组合逻辑理解不是很深入,请各位赐教一下。

同步复位中,复位信号是组合逻辑的一个输入,用于控制FF的前级的MUX

一般情况,组合逻辑不需要复位控制

同意三楼

组合逻辑=基础门电路(与、或、非、异或)的组合
复位一般用于时序电路中...

如果需要复位信号来清除组合逻辑的初始状态?

1、复位信号一般不要出现在组合逻辑中
2、组合逻辑要什么初始状态
3、你是不是这个意思
always@(pos clk or neg rst_n)
if(!rst_n)
     a <= 1'b0;
else
     a <= b+c;
assgin dout = a & (c+d);
这样组合逻辑dout就有初始状态了。

楼上你的代码会不会出现毛刺?

厉害,看的很仔细的哦,确实可能会出现毛刺


大概是这样:
always @(*) begin
    if(!rst)
          a = 0 ;
    else
           a = b&c ;
end
不知这样有什么问题不?


最好b,c是时序逻辑输出,他们通过rst_n复位,
这样直接assign a = b&c即可。



    对,这样就比较好。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top