微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Lattice MACH4000 CPLD请教

Lattice MACH4000 CPLD请教

时间:10-02 整理:3721RD 点击:
请教下各位同学,我用Lattice MACH4000 CPLD做DIO卡,采用的型号是LC4064V,大致的设计原理是用10-bit地址作为索引,将5路8-bit的输入信号读出到blackfin的local bus总线上,问题是ispLever总提示错误信息:************************************************************
<Error>  F38406:  GLB C: 21 required I/Os exceed the limit of 16.
Project 'ftu_lc4064v' failed during repartitioning!
************************************************************

我看了一下,GLB C有16个DI输入,加上读信号和片选信号以及10-bit地址信号,应该是28个相关信号,但是根据LATTICE给出的datasheet,GLB的输入最多可以到36个,请教一下大家怎么解决这个问题呢?谢谢啦!

哪位大侠能给点意见啊?

正好一个古老硬盘有ispLever。36输入指的是来自GRP(Global Routing Pool)的,内部互联的。来自PIN的是16个。



明白了,谢谢指点!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top