微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim时序仿真出错

modelsim时序仿真出错

时间:10-02 整理:3721RD 点击:
我用modelsim进行时序仿真时出现如下错误:
# ** Error: (vsim-3043) E:/modelsim_prj/timetest/test.vo(65): Unresolved reference to '\clk_out~output ' in \clk_out~output .bus_hold.
#         Region: /test_top/U1
哪位大侠遇到过?搞了一天了,找不到原因

because clk_out is not defined.

功能仿真可以,直接通过quartus 调用modelsim仿真也行。就是直接通过modelsim仿真不行。



   功能仿真可以,直接通过quartus 调用modelsim仿真也行。就是直接通过modelsim仿真不行。要修改vo文件么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top