微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > V6 DDR3初始化失败问题

V6 DDR3初始化失败问题

时间:10-02 整理:3721RD 点击:
自己的V6板子,DDR3作为高速缓存用,但是初始化一直不成功,发现问题是出在reading level,也就是在校验的时候失败了,因为是用的DDR3控制器mig,而且在另一块板子上运行时时没有错误的,所以请求各位指点一下怎么测试是哪里出问题了,或者说这方面容易出错的地方在哪?感激不尽!

校验是分几个阶段的,用chipscop去采样,看是哪个阶段错误了

用DDR时容易出问题的是两点,时钟和电源,这两个的质量不好容易初始化不成功


怎么确定时钟对不对?


是在read leveling第二个阶段出错了,也就是数据读取出来的无法和写入的数据模式匹配。时钟沿没有对齐


引出来,示波器看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top