微波EDA网，见证研发工程师的成长！
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 64QAM调制的FPGA实现，用Verilog HDL编程，恳请大神相助！

64QAM调制的FPGA实现，用Verilog HDL编程，恳请大神相助！

时间：10-02 整理：3721RD 点击：
代码已经初步写好了，可是仿真结果一直有问题，帮忙，谢谢啦，我的载波产生模块还有问题，帮忙帮忙啊

  1. module qam64(x,out,clk,clk1,rst);
  2. input x,clk,clk1,rst;
  3. output [18:0] out;
  4. reg [2:0] count;
  5. reg [5:0] reg1,reg2;
  6. reg [18:0] ssig,csig;
  7. reg [15:0] sine;
  8. reg [15:0] cosine;
  9. reg [23:0] num;
  10. reg [5:0] yus;


  13. always @(posedge clk)
  14. begin
  15.   if(！rst)
  16.      begin reg1<=0;reg2<=0;count<=0;end
  17.   else begin reg1[5:0]<={reg1[4:0],x};count<=count+1;
  18.              if(count==3'b110)
  19.                   begin reg2<=reg1;count<=0;end
  20.              else reg2<=reg2;
  21.        end
  22. end

  24. always@(posedge clk1) begin
  25. if(！rst)
  26. begin
  27.     csig<=0;ssig<=0;num<=0;         
  28. end
  29. else begin  num=num+1;
  30.             yus=num%64;
  31. if(yus>=0 && yus<=31) begin
  32.          cosine=(yus-31)/31;
  33.          sine=(yus-31)/31;
  34. end
  35. else begin
  36.         cosine=(yus-32)/31;
  37.          sine=(yus-32)/31;
  38. end

  40. case(reg2)
  41. 6'b000000://cosine+sine
  42. begin csig[18:16]<=cosine[15:13];csig[15:0]<=cosine[15:0];
  43.       ssig[18:16]<=sine[15:13];ssig[15:0]<=sine[15:0];end
  44. 6'b000001://cosine+2sine
  45. begin csig[18:16]<=cosine[15:13];csig[15:0]<=cosine[15:0];
  46.       ssig[18:17]<=sine[15:14];ssig[16:1]<=sine[15:0];ssig[0]<=0;end
  47. 6'b000010://cosine+3sine
  48. begin csig[18:16]<=cosine[15:13];csig[15:0]<=cosine[15:0];
  49.       ssig[18]<=sine[15];ssig[17:2]<=sine[15:0];ssig[1:0]<=0;end
  50. 6'b000011://cosine+4sine
  51. begin csig[18:16]<=cosine[15:13];csig[15:0]<=cosine[15:0];
  52.       ssig[18:3]<=sine[15:0];ssig[2:0]<=0;end
  53. 6'b000100://2cosine+sine
  54. begin csig[18:17]<=cosine[15:14];csig[16:1]<=cosine[15:0];csig[0]<=0;
  55.       ssig[18:16]<=sine[15:13];ssig[15:0]<=sine[15:0];end
  56. 6'b000101://2cosine+2sine
  57. begin csig[18:17]<=cosine[15:14];csig[16:1]<=cosine[15:0];csig[0]<=0;
  58.       ssig[18:17]<=sine[15:14];ssig[16:1]<=sine[15:0];ssig[0]<=0;end
  59. 6'b000110://2cosine+3sine
  60. begin csig[18:17]<=cosine[15:14];csig[16:1]<=cosine[15:0];csig[0]<=0;
  61.       ssig[18]<=sine[15];ssig[17:2]<=sine[15:0];ssig[1:0]<=0;end
  62. 6'b000111://2cosine+4sine
  63. begin csig[18:17]<=cosine[15:14];csig[16:1]<=cosine[15:0];csig[0]<=0;
  64.       ssig[18:3]<=sine[15:0];ssig[2:0]<=0;end
  65. 6'b001000://3cosine+sine
  66. begin csig[18]<=cosine[15];csig[17:2]<=cosine[15:0];csig[1:0]<=0;
  67.       ssig[18:16]<=sine[15:13];ssig[15:0]<=sine[15:0];end
  68. 6'b001001://3cosine+2sine
  69. begin csig[18]<=cosine[15];csig[17:2]<=cosine[15:0];csig[1:0]<=0;
  70.      ssig[18:17]<=sine[15:14];ssig[16:1]<=sine[15:0];ssig[0]<=0;end
  71. 6'b001010://3cosine+3sine
  72. begin csig[18]<=cosine[15];csig[17:2]<=cosine[15:0];csig[1:0]<=0;
  73.       ssig[18]<=sine[15];ssig[17:2]<=sine[15:0];ssig[1:0]<=0;end
  74. 6'b001011://3cosine+4sine
  75. begin csig[18]<=cosine[15];csig[17:2]<=cosine[15:0];csig[1:0]<=0;
  76.       ssig[18:3]<=sine[15:0];ssig[2:0]<=0;end
  77. 6'b001100://4cosine+sine
  78. begin csig[18:3]<=cosine[15:0];csig[2:0]<=0;
  79.       ssig[18:16]<=sine[15:13];ssig[15:0]<=sine[15:0];end
  80. 8'b001101://4cosine+2sine
  81. begin csig[18:3]<=cosine[15:0];csig[2:0]<=0;
  82.      ssig[18:17]<=sine[15:14];ssig[16:1]<=sine[15:0];ssig[0]<=0;end
  83. 6'b001110://4cosine+3sine
  84. begin csig[18:3]<=cosine[15:0];csig[2:0]<=0;
  85.       ssig[18]<=sine[15];ssig[17:2]<=sine[15:0];ssig[1:0]<=0;end
  86. 6'b001111://4cosine+4sine
  87. begin csig[18:3]<=cosine[15:0];csig[2:0]<=0;
  88.        ssig[18:3]<=sine[15:0];ssig[2:0]<=0;end
  89. 8'b010000://cosine-sine
  90. begin csig[18:16]<=cosine[15:13];csig[15:0]<=cosine[15:0];
  91.       ssig[18:16]<=！sine[15:13];ssig[15:0]<=！sine[15:0];end
  92. 6'b010001://cosine-2sine
  93. begin csig[18:16]<=cosine[15:13];csig[15:0]<=cosine[15:0];
  94.       ssig[18:17]<=！sine[15:14];ssig[16:1]<=！sine[15:0];ssig[0]<=0;end
  95. 6'b010010://cosine-3sine
  96. begin csig[18:16]<=cosine[15:13];csig[15:0]<=cosine[15:0];
  97.       ssig[18]<=！sine[15];ssig[17:2]<=！sine[15:0];ssig[1:0]<=0;end
  98. 6'b010011://cosine-4sine
  99. begin csig[18:16]<=cosine[15:13];csig[15:0]<=cosine[15:0];
  100.       ssig[18:3]<=！sine[15:0];ssig[2:0]<=0;end
  101. 6'b010100://2cosine-sine
  102. begin csig[18:17]<=cosine[15:14];csig[16:1]<=cosine[15:0];csig[0]<=0;
  103.       ssig[18:16]<=！sine[15:13];ssig[15:0]<=！sine[15:0];end
  104. 6'b010101://2cosine-2sine
  105. begin csig[18:17]<=cosine[15:14];csig[16:1]<=cosine[15:0];csig[0]<=0;
  106.       ssig[18:17]<=！sine[15:14];ssig[16:1]<=！sine[15:0];ssig[0]<=0;end
  107. 6'b010110://2cosine-3sine
  108. begin csig[18:17]<=cosine[15:14];csig[16:1]<=cosine[15:0];csig[0]<=0;
  109.       ssig[18]<=！sine[15];ssig[17:2]<=！sine[15:0];ssig[1:0]<=0;end
  110. 6'b010111://2cosine-4sine
  111. begin csig[18:17]<=cosine[15:14];csig[16:1]<=cosine[15:0];csig[0]<=0;
  112.       ssig[18:3]<=！sine[15:0];ssig[2:0]<=0;end
  113. 6'b011000://3cosine-sine
  114. begin csig[18]<=cosine[15];csig[17:2]<=cosine[15:0];csig[1:0]<=0;
  115.       ssig[18:16]<=！sine[15:13];ssig[15:0]<=！sine[15:0];end
  116. 6'b011001://3cosine-2sine
  117. begin csig[18]<=cosine[15];csig[17:2]<=cosine[15:0];csig[1:0]<=0;
  118.      ssig[18:17]<=！sine[15:14];ssig[16:1]<=！sine[15:0];ssig[0]<=0;end
  119. 6'b011010://3cosine-3sine
  120. begin csig[18]<=cosine[15];csig[17:2]<=cosine[15:0];csig[1:0]<=0;
  121.       ssig[18]<=！sine[15];ssig[17:2]<=！sine[15:0];ssig[1:0]<=0;end
  122. 6'b011011://3cosine-4sine
  123. begin csig[18]<=cosine[15];csig[17:2]<=cosine[15:0];csig[1:0]<=0;
  124.       ssig[18:3]<=！sine[15:0];ssig[2:0]<=0;end
  125. 6'b011100://4cosine-sine
  126. begin csig[18:3]<=cosine[15:0];csig[2:0]<=0;
  127.       ssig[18:16]<=！sine[15:13];ssig[15:0]<=！sine[15:0];end
  128. 6'b011101://4cosine-2sine
  129. begin csig[18:3]<=cosine[15:0];csig[2:0]<=0;
  130.      ssig[18:17]<=！sine[15:14];ssig[16:1]<=！sine[15:0];ssig[0]<=0;end
  131. 6'b011110://4cosine-3sine
  132. begin csig[18:3]<=cosine[15:0];csig[2:0]=0;
  133.       ssig[18]<=！sine[15];ssig[17:2]<=！sine[15:0];ssig[1:0]<=0;end
  134. 6'b011111://4cosine-4sine
  135. begin csig[18:3]<=cosine[15:0];csig[2:0]<=0;
  136.       ssig[18:3]<=！sine[15:0];ssig[2:0]<=0;end
  137. 6'b100000://-cosine+sine
  138. begin csig[18:16]<=！cosine[15:13];csig[15:0]<=！cosine[15:0];
  139.       ssig[18:16]<=sine[15:13];ssig[15:0]<=sine[15:0];end
  140. 6'b100001://-cosine+2sine
  141. begin csig[18:16]<=！cosine[15:13];csig[15:0]<=！cosine[15:0];
  142.       ssig[18:17]<=sine[15:14];ssig[16:1]<=sine[15:0];ssig[0]<=0;end
  143. 6'b100010://-cosine+3sine
  144. begin csig[18:16]<=！cosine[15:13];csig[15:0]<=！cosine[15:0];
  145.       ssig[18]<=sine[15];ssig[17:2]<=sine[15:0];ssig[1:0]<=0;end
  146. 6'b100011://-cosine+4sine
  147. begin csig[18:16]<=！cosine[15:13];csig[15:0]<=！cosine[15:0];
  148.       ssig[18:3]<=sine[15:0];ssig[2:0]<=0;end
  149. 6'b100100://-2cosine+sine
  150. begin csig[18:17]<=！cosine[15:14];csig[16:1]<=！cosine[15:0];csig[0]<=0;
  151.       ssig[18:16]<=sine[15:13];ssig[15:0]<=sine[15:0];end
  152. 6'b100101://-2cosine+2sine
  153. begin csig[18:17]<=！cosine[15:14];csig[16:1]<=！cosine[15:0];csig[0]<=0;
  154.       ssig[18:17]<=sine[15:14];ssig[16:1]<=sine[15:0];ssig[0]<=0;end
  155. 6'b100110://-2cosine+3sine
  156. begin csig[18:17]<=！cosine[15:14];csig[16:1]<=！cosine[15:0];csig[0]<=0;
  157.       ssig[18]<=sine[15];ssig[17:2]<=sine[15:0];ssig[1:0]<=0;end
  158. 6'b100111://-2cosine+4sine
  159. begin csig[18:17]<=！cosine[15:14];csig[16:1]<=！cosine[15:0];csig[0]<=0;
  160.       ssig[18:3]<=sine[15:0];ssig[2:0]<=0;end
  161. 6'b101000://-3cosine+sine
  162. begin csig[18]<=！cosine[15];csig[17:2]<=！cosine[15:0];csig[1:0]<=0;
  163.       ssig[18:16]<=sine[15:13];ssig[15:0]<=sine[15:0];end
  164. 6'b101001://-3cosine+2sine
  165. begin csig[18]<=！cosine[15];csig[17:2]<=！cosine[15:0];csig[1:0]<=0;
  166.      ssig[18:17]<=sine[15:14];ssig[16:1]<=sine[15:0];ssig[0]<=0;end
  167. 8'b101010://-3cosine+3sine
  168. begin csig[18]<=！cosine[15];csig[17:2]<=！cosine[15:0];csig[1:0]<=0;
  169.       ssig[18]<=sine[15];ssig[17:2]<=sine[15:0];ssig[1:0]<=0;end
  170. 6'b101011://-3cosine+4sine
  171. begin csig[18]<=！cosine[15];csig[17:2]<=！cosine[15:0];csig[1:0]<=0;
  172.       ssig[18:3]<=sine[15:0];ssig[2:0]<=0;end
  173. 6'b101100://-4cosine+sine
  174. begin csig[18:3]<=！cosine[15:0];csig[2:0]<=0;
  175.       ssig[18:16]<=sine[15:13];ssig[15:0]<=sine[15:0];end
  176. 6'b101101://-4cosine+2sine
  177. begin csig[18:3]<=！cosine[15:0];csig[2:0]<=0;
  178.       ssig[18:17]<=sine[15:14];ssig[16:1]<=sine[15:0];ssig[0]<=0;end
  179. 6'b101110://-4cosine+3sine
  180. begin csig[18:3]<=！cosine[15:0];csig[2:0]<=0;
  181.       ssig[18]<=sine[15];ssig[17:2]<=sine[15:0];ssig[1:0]<=0;end
  182. 6'b101111://-4cosine+4sine
  183. begin csig[18:3]<=！cosine[15:0];csig[2:0]<=0;
  184.       ssig[18:3]<=sine[15:0];ssig[2:0]<=0;end
  185. 6'b110000://-cosine-sine
  186. begin csig[18:16]<=！cosine[15:13];csig[15:0]<=！cosine[15:0];
  187.       ssig[18:16]<=！sine[15:13];ssig[15:0]<=！sine[15:0];end
  188. 6'b110001://-cosine-2sine
  189. begin csig[18:16]<=！cosine[15:13];csig[15:0]<=！cosine[15:0];
  190.       ssig[18:17]<=！sine[15:14];ssig[16:1]<=！sine[15:0];ssig[0]<=0;end
  191. 6'b110010://-cosine-3sine
  192. begin csig[18:16]<=！cosine[15:13];csig[15:0]<=！cosine[15:0];
  193.       ssig[18]<=！sine[15];ssig[17:2]<=！sine[15:0];ssig[1:0]<=0;end
  194. 6'b110011://-cosine-4sine
  195. begin csig[18:16]<=！cosine[15:13];csig[15:0]<=！cosine[15:0];
  196.       ssig[18:3]<=！sine[15:0];ssig[2:0]<=0;end
  197. 6'b110100://-2cosine-sine
  198. begin csig[18:17]<=！cosine[15:14];csig[16:1]<=！cosine[15:0];csig[0]<=0;
  199.       ssig[18:16]<=！sine[15:13];ssig[15:0]<=！sine[15:0];end
  200. 6'b110101://-2cosine-2sine
  201. begin csig[18:17]<=！cosine[15:14];csig[16:1]<=！cosine[15:0];csig[0]<=0;
  202.       ssig[18:17]<=！sine[15:14];ssig[16:1]<=！sine[15:0];ssig[0]<=0;end
  203. 6'b110110://-2cosine-3sine
  204. begin csig[18:17]<=！cosine[15:14];csig[16:1]<=！cosine[15:0];csig[0]<=0;
  205.       ssig[18]<=！sine[15];ssig[17:2]<=！sine[15:0];ssig[1:0]<=0;end
  206. 6'b110111://-2cosine-4sine
  207. begin csig[18:17]<=！cosine[15:14];csig[16:1]<=！cosine[15:0];csig[0]<=0;
  208.       ssig[18:3]<=！sine[15:0];ssig[2:0]<=0;end
  209. 6'b111000://-3cosine-sine
  210. begin csig[18]<=！cosine[15];csig[17:2]<=！cosine[15:0];csig[1:0]<=0;
  211.       ssig[18:16]<=！sine[15:13];ssig[15:0]<=！sine[15:0];end
  212. 6'b111001://-3cosine-2sine
  213. begin csig[18]<=！cosine[15];csig[17:2]<=！cosine[15:0];csig[1:0]<=0;
  214.       ssig[18:17]<=！sine[15:14];ssig[16:1]<=！sine[15:0];ssig[0]<=0;end
  215. 6'b111010://-3cosine-3sine
  216. begin csig[18]<=！cosine[15];csig[17:2]<=！cosine[15:0];csig[1:0]<=0;
  217.       ssig[18]<=！sine[15];ssig[17:2]<=！sine[15:0];ssig[1:0]<=0;end
  218. 6'b111011://-3cosine-4sine
  219. begin csig[18]<=！cosine[15];csig[17:2]<=！cosine[15:0];csig[1:0]<=0;
  220.       ssig[18:3]<=！sine[15:0];ssig[2:0]<=0;end
  221. 6'b111100://-4cosine-sine
  222. begin csig[18:3]<=！cosine[15:0];csig[2:0]<=0;
  223.       ssig[18:16]<=！sine[15:13];ssig[15:0]<=！sine[15:0];end
  224. 6'b111101://-4cosine-2sine
  225. begin csig[18:3]<=！cosine[15:0];csig[2:0]<=0;
  226.       ssig[18:17]<=！sine[15:14];ssig[16:1]<=！sine[15:0];ssig[0]<=0;end
  227. 6'b111110://-4cosine-3sine
  228. begin csig[18:3]<=！cosine[15:0];csig[2:0]<=0;
  229.       ssig[18]<=！sine[15];ssig[17:2]<=！sine[15:0];ssig[1:0]<=0;end
  230. 6'b111111://-4cosine-4sine
  231. begin csig[18:3]<=！cosine[15:0];csig[2:0]<=0;
  232.       ssig[18:3]<=！sine[15:0];ssig[2:0]<=0;end
  233. endcase
  234. end
  235. end
  236. assign out=rst?csig+ssig:0;
  237. endmodule

复制代码

上一篇：问一个脑残问题，如何卸载用不到但安装上的devices
下一篇：V6 DDR3初始化失败问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路 相关文章：

栏目分类
热门文章

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top