modelsim加载不了仿真，求大神指点

line_buffer编译正确，但运行仿真提示"altshift_taps_component : altshift_taps" is not bound.是为什么?求大神指点

1. LIBRARY altera_mf;
   
2. USE altera_mf.all;
   
3. 
   
4. ENTITY line_buffer IS
   
5.         PORT
   
6.         (
   
7.                 clock                : IN STD_LOGIC ;
   
8.                 shiftin                : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
   
9.                 shiftout                : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
   
10.                 taps                : OUT STD_LOGIC_VECTOR (23 DOWNTO 0)
    
11.         );
    
12. END line_buffer;
    
13. 
    
14. 
    
15. ARCHITECTURE SYN OF line_buffer IS
    
16. 
    
17.         SIGNAL sub_wire0        : STD_LOGIC_VECTOR (7 DOWNTO 0);
    
18.         SIGNAL sub_wire1        : STD_LOGIC_VECTOR (23 DOWNTO 0);
    
19. 
    
20. 
    
21. 
    
22.         COMPONENT altshift_taps
    
23.         GENERIC (
    
24.                 lpm_hint                : STRING;
    
25.                 lpm_type                : STRING;
    
26.                 intended_device_family : STRING;
    
27.                 number_of_taps                : NATURAL;
    
28.                 power_up_state                : STRING;
    
29.                 tap_distance                : NATURAL;
    
30.                 width                : NATURAL
    
31.         );
    
32.         PORT (
    
33.                         clock        : IN STD_LOGIC ;
    
34.                         shiftin        : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
    
35.                         shiftout        : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
    
36.                         taps        : OUT STD_LOGIC_VECTOR (23 DOWNTO 0)
    
37.         );
    
38.         END COMPONENT;
    
39. 
    
40. BEGIN
    
41.         shiftout    <= sub_wire0(7 DOWNTO 0);
    
42.         taps    <= sub_wire1(23 DOWNTO 0);
    
43. 
    
44.         ALTSHIFT_TAPS_component : ALTSHIFT_TAPS
    
45.         GENERIC MAP (
    
46.          -- intended_device_family => "Cylone II",
    
47.                 lpm_hint => "RAM_BLOCK_TYPE=M4K",
    
48.                 lpm_type => "altshift_taps",
    
49.                 intended_device_family => "Cylone II",
    
50.                 number_of_taps => 3,
    
51.                 power_up_state => "CLEARED",
    
52.                 tap_distance => 640,
    
53.                 width => 8
    
54.         )
    
55.         PORT MAP (
    
56.                 clock => clock,
    
57.                 shiftin => shiftin,
    
58.                 shiftout => sub_wire0,
    
59.                 taps => sub_wire1
    
60.         );
    
61. 
    
62. 
    
63. 
    
64. END SYN;

复制代码