微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教,后端.sdf如何生成的问题

请教,后端.sdf如何生成的问题

时间:10-02 整理:3721RD 点击:
使用encounter做完P&R,并且优化了时序,是不是就可以直接获得.sdf文件?因为我看到软件encounter,Timing菜单栏下拉中有write SDF。还有一种方法是,做完P&R后,并且优化了时序,先导出.spef文件,送入PT软件,来计算生成.sdf文件。
这和encounter直接写出来的有区别吗?

区别不大


可是为什么好多的例子中,都是要做PT来生成.sdf文件,仅仅是为了验证STA?还有,你知不知道该如何使用PT啊,我刚接触,还不知道PT怎么用,是直接在cadence终端中输入指令吗?还是要打开PT软件(GUI界面的那种)来操作?能不能给个详细使用的过程?谢谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top