关于关键路径

弱弱的问一下有关关键路径的概念。看到很多资料都很重视对关键路径的时序约束，但是我到现在还是没能弄明白什么是关键路径。
以前从字面上臆测以为是关键信号（比如时钟信号）的传输路径，
可是前几天看其他文章提到因为某个组合逻辑产生了大量延迟，所以文章断定该组合逻辑为关键路径。
现在都被弄糊涂了，到底以什么依据来判定关键路径呢

你所说的关键路经应该就是critical path
就是最长延迟的那条路经

哦~受教了，谢谢

对头对头

关键路径，一般就是delay最大的

最容易出问题的那条路径，比如扇出很大的，组合逻辑较复杂的，时钟速率很高的等，

我想2楼正解。
关键路径就是指的最长延时路径，往往这个路径上电路结构复杂，诸如扇出大等，它决定了整个电路的电气性能。电路的最高频率就是由关键路径的延时决定的。

最长组合路径

学习 ！

只有解决了关键路径，系统频率才能提高

恩学习了

其实关键路径就好比一个系统的短板，只有解决了他，系统的性能才能保证；但经常是解决了一个关键路径，又冒出另一个关键路径；

原来是最长路径啊

关键路径 是指两个触发器之间延迟最长的那条路径，包括前级触发器的传播延迟，中间的组合逻辑延迟，后级触发器的建立时间。

学习了

不错，不错。

豁然开朗！

呵呵。2楼正解。
就是电路设计中时序方面的短板。

    正解！
这种问题，在论坛内找，可以找到大把大把的资料。自己好好学习一下。

就是延时最大的路径。

关键路径可以有多条吧?“但经常是解决了一个关键路径，又冒出另一个关键路径”

你所说的关键路经应该就是critical path
就是最长延迟的那条路经

哦，有什么资料解释关键路径的吗

就是delay最大的那条路径

学习了

关键路径的确是一个 十分头疼的问题啊

关键路径就是输入到输出延时最大的路径，

逻辑级数又对应什么呢?