virtex6 ml605板 关于添加DDR3后导致MAP时 的报错
时间：10-02
整理：3721RD
点击：
请教各位大神
背景：最近在做DDR3，需要将DDR3添加到原来工程（简记为A）中，替换某个RAM。DDR3已经参考example_design设计好了控制电路，并且在未与A相连的情况下上板子测试验证了DDR3控制模块设计的正确性。同时，A工程已经多次上板子测试过功能的正确性。
但是在将DDR3添加进A工程后，MAP阶段报错，报告显示idelayctrls overmapped，具体而言：
numbers of IDELAYCTRLS 36 out of 18 200% overmapped.
但是A工程单独的报告IDELAYCTRLS 只用了3个，DDR3单独的报告只用了3个，不知道为什么只是简单的将DDR3连进A工程且没做任何逻辑电路的添加，就造成了IDELAYCTRLS 翻了数十倍的问题。
查过一些解决办法，需要对idelayctrls做LOC约束，但具体怎么约束不太清楚。不知道上述问题的本质原因出自哪里。
谢谢
背景：最近在做DDR3，需要将DDR3添加到原来工程（简记为A）中，替换某个RAM。DDR3已经参考example_design设计好了控制电路，并且在未与A相连的情况下上板子测试验证了DDR3控制模块设计的正确性。同时，A工程已经多次上板子测试过功能的正确性。
但是在将DDR3添加进A工程后，MAP阶段报错，报告显示idelayctrls overmapped，具体而言：
numbers of IDELAYCTRLS 36 out of 18 200% overmapped.
但是A工程单独的报告IDELAYCTRLS 只用了3个，DDR3单独的报告只用了3个，不知道为什么只是简单的将DDR3连进A工程且没做任何逻辑电路的添加，就造成了IDELAYCTRLS 翻了数十倍的问题。
查过一些解决办法，需要对idelayctrls做LOC约束，但具体怎么约束不太清楚。不知道上述问题的本质原因出自哪里。
谢谢