逻辑设计方法讨论

在逻辑代码设计时，到底需不需要画时序图，如果设计很复杂，画时序图每种情况都能考虑清楚，但是写代码时，多种情况都要考虑整合进去，才能设计正确，有没有什么更好的方法?另外，如果设计较为复杂，只能大致想明白数据流，这时能不能开始写代码，边仿真边凑时序?大家都有什么高招啊，不妨讨论下

一般设计中是不用画时序图的，但一般要对接口的时序有清晰的表述或者文档，也就是说每个模块的输入应该是什么时序，经过模块后的输出是什么时序。

如果输入，输出时序很清楚，但是内部设计比较复杂呢

那一般就是写好注释，提高代码可读性，或者对模块单独写个说明文档了。

还没见过复杂到内部必须要画时序图的设计，模块接口的时序是必须的，流畅里规定有这些文档，好区分责任。一般状态图是必须的

我们做设计的话，详细设计文档里关键时序都是要画的，而且基本每个模块和每个模块间的时序你都是要明确的，不是说最后来凑时序，也许设计的时候和写代码少许误差可以再略微调整，但是整体时序都是差不多确定好的，一个大的项目你不把接口，时序，架构这些确定好(笔算)，难道你要完全凭脑子去想(心算)?可以说设计之前想好写好设计文档是磨刀不误砍柴工，文档花80%的时间，代码最多20%就可以了

没必要画时序图。