微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 不知道大家有没有这个困扰,DC综合遇到的问题

不知道大家有没有这个困扰,DC综合遇到的问题

时间:10-02 整理:3721RD 点击:
不知道大家有没有这个困扰,有关DC综合的,具体问题是这样的:1、把一个模块从大模块中单独拿出来,给约束进行综合,产生的建立时间报告的关键时序路径和对整个大模块综合产生的路径不一样,若是有时序违例,裕量slack也不一样。
2、把DC软件装在两个服务器上,对同一模块进行综合,产生的时序关键路径也不一样。
在线等,希望各位大神能帮忙给解解惑,在此不胜感激

这是他们工具自己的算法,好比一个函数,输入不一样(条件不一样)输出当然不一样

没有遇到过

第一个问题,很正常,就如二楼的比喻那样,约束环境发生了变化,结果当然也就不同了。同时,在修复时序违约时,我们也可以发现使用不同的手段,最后的结果也是不一样,这也是经验的积累过程
第二个问题,倒是没有遇到,不过倒是挺奇怪。难道说,同一个IP,使用不同的服务器综合,其关键路径不一样?除非约束条件不同


我在大模块的加的约束和小模块加的约束基本是一样的,如时钟、输入输出延迟、PVT等,我只是把它拿出来综合了一下,这样处理的效果会有大变化吗?
第二个问题是我将DC软件分别装在两个服务器上,软件版本都一样的。

在大模块的时候路径分析会和其他模块有牵扯,因此关键路径会有可能和独立模块综合不一样的。
第二个问题,有点奇怪,没有遇到过。

工具也是按一定的算法来优化电路
即便是同样的条件下
同样的一个模块
跑2次
也不能保证结果完全一致
况且对于同一个时钟group内的path进行优化时
工具会优先处理最恶劣的path
最恶劣的path优化后,才会优化后面的路径
看下DC的手册

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top