微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:xilinx 后仿真遇到问题

请教:xilinx 后仿真遇到问题

时间：10-02 整理：3721RD 点击：

直接用一句话赋值 SRAM_CLK <= clk_sram;然后把SRAM_CLK 引到管脚输出,
用post-map或者post-rote仿真,为什么出来的信号是这样的呢.

上一篇：关于短距离无线通信芯片内部时钟的问题
下一篇：ise14.7不能用modelsim10.1a仿真，求解决办法。

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top