关于短距离无线通信芯片内部时钟的问题
时间：10-02
整理：3721RD
点击：
最近学习了点短距离无线通信芯片数字设计知识，像nrf24l01这类具有一种或者几种数据传输速率的芯片，我觉得芯片内部会产生一个数据发送速率整数倍的时钟，用来过采样数据及其它一些数据处理，但是CC1100、CC2500的数据手册中显示1.2K-500K的数据传输速率，这样如何产生这么多速率的时钟，芯片还有data rate offset compensation算法，获得时钟如果用分频的方法实现，应该挺复杂，除了锁相环我想不到好的解决方法，大家有什么高见，请大神指点！第一次发帖，勿喷！谢谢！
好东西，顶一下。
自己也顶一下，
还想问一下，是想设计这样的IC还是应用?我对这个IC也很感兴趣，不知道该用什么工艺来实现！
对具体你说的这颗片子不熟悉。但数据通讯速率和时钟不是一个概念，通讯数据都有定义的位编码、帧格式，数据通讯速率是比你用的时钟要慢很多的，同一个时钟可以适应很多个通讯速率。比如在RFID和NFC领域，RFID的就是直接用从场强恢复出来的时钟当主时钟，NFC的非接部分时钟由PLL产生，PLL锁相从场强恢复出来的时钟，一般这个就是主时钟，主时钟可以通过分频产生很多需要的时钟，非接通讯的通讯数据率会比这个主时钟慢很多。
用一个高频时钟，然后用COUNT分频
2^12=4096,12个寄存器开销不大