微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 流水线技术为何能提高系统频率?

流水线技术为何能提高系统频率?

时间:10-02 整理:3721RD 点击:
流水线技术为何能提高系统频率?怎么理解呢

把一个时钟周期里干的事情,分到了好几个时钟周期里干.

首先你得理解什么是最高工作频率。

建议看hennessy的计算机组成与设计

用面积换速度吗

不一定,如果流水线设计不好,频率也不一定高

组合逻辑电路的时延 加上 TCO 建立时间就是最高工作频率对应的周期,如果采用流水线的方式,将组合逻辑部分拆分,显然可以缩短此时间,提高工作频率。另外,采用流水线的方式,拆分后的各部分组合逻辑,在各个时钟周期都在工作,与先前的相比,显然数据的处理速度大大提高

一个延时10的组合逻辑,中间插个寄存器,变成两个延时5组合逻辑,工作频率能提高一倍,说的比较简单



    流水线设计将原来一个时钟周期完成的较大的组合逻辑,通过切割后分由多个时钟完成,所以,该部分逻辑运行的时钟频率会有明显提升,流水线设计只在开始处理时需要一定的处理时间,以后就会不间断的输出数据,从而大大提高处理速度,所以系统的频率就提高了。

9楼正解!
假如以前一个组合逻辑需要50纳秒完成,那其对外显示的就是50ns才能完成这个功能,之后每50纳秒完成这个功能。
引入流水线以后(假如分成十级,每级5纳秒),第一次这个功能需要50纳秒出来结果,之后每隔5纳秒就会输出一个结果。
以前对外显示的是50纳秒完成,此时就显示成了5纳秒完成,效率提高了10倍。
流水线就是在串行中完成了形式上的并行。

你的系统要跑到1G,某些组合逻辑链过长的话,延迟可能超过1纳秒,这样对于1G的系统就无法达到1G的速度,需要分割这个链,这样在总的平均时间里系统就能跑到1G或更高,关键看你的组合逻辑是不是时钟的瓶颈

长知识

其实,我觉得说法有问题,流水线不一定提高系统频率,只能说提高数据吞吐率!

了解下传输延时,就知道为什么流水线能在一定范围内提高工作频率,但要说明的是,流水线是种改良,前提是电路理论上要支持这么快的工作频率。

上一篇:FPGA PLL锁定谐波?
下一篇:寻IC设计人员

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top