微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教一个关于pcie 2.0的问题

求教一个关于pcie 2.0的问题

时间:10-02 整理:3721RD 点击:
有做过pcie 4lanes 5.0g的大神请帮下忙,我的问题是这样:     我用的是Xilinx 7k325t的fpga,最初实现了一个4x,2.5g的pcie ep,运行的很稳定。但是,我一把速率改为5.0g就找不到pcie设备,也就是pcie初始化失败。请大神指出可能存在的原因。
     pcie链路另一端连接的是一个pex8648(switch)的某一个下游端口,我查过这个端口的link capacity,它是设置的是支持5.0和2.5的;
     另外,我的参考时钟refclk用的是一个125M的晶振提供的,晶振的精度为50ppm。

速度是怎么样改的?
PCI Express协议要求初始化是在2.5Gbps速度下完成,然后在P0状态切换到5.0Gbps速度。
如果复位后立即5.0Gbps速度的话肯定不行噢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top