formality读入library后，会产生后缀是#PWR的单元

formality读入library后，就会产生后缀是#PWR的单元，不知道为什么?比如说正常的标准单元名字是AND2，那么读入library后，会产生两个相应的标准单元，AND2和AND2#PWR，
然后set top时，就会不停地对后缀是#PWR的标准单元create blackbox，停不下来，有人知道是为什么吗?

你读入的标准库是不是带有power/ground的版本?

   提醒的是，我看看~

   我找到答案了是因为DB库里面有定义power和ground的pin脚，使用如下formality命令，禁止读入power和ground的pin脚即可
# for Non UPF Mode (no check for pg_pin)
set verification_verify_unread_tech_cell_pins false
谢谢~