Xilinx 的 PCIE DMA传输

时间：10-02 整理：3721RD 点击：

使用Xilinx FPGA实现与主机的PCIE通讯，DMA传输长度设置为256KB，在FPGA端数据量达到这个DMA写长度时，PCIE端点发送中断，启动一次DMA传输。在传输过程中，如果FPGA端继续有新的数据到来，PCIE端点是否继续进行TLP封包操作?有多大的容量去缓存新的数据?敬请各位高手解答！

上一篇：ADI公司TS系列DSP的link port接口和xilinx 高速接口设计
下一篇：求大神相救，感激不尽

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器