如何才能提高FPGA的设计水平呢

FPGA是个很纠结的东西，时序分析和约束在IC设计领域是很自由的，但在FPGA里则变得束手束脚，你要遵从很多规则，比如可编程块的结构、FPGA走线方式等等，而且越到后面，我们可操作的空间就越小，如果到了最极端的情况下，代码写得好，约束做得好，仍然有时序问题，那就只有听天由命了。
但是现在厂商都在想方设法减小走线工艺的延时，相信某一天，FPGA可以自由编程，不必再为了电路时序去考虑代码结构或者是额外的约束。