微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Verilog的模块功率怎么求?大神们戳进来。

Verilog的模块功率怎么求?大神们戳进来。

时间:10-02 整理:3721RD 点击:

题目先是写了一个除法器,然后问:

图中是保持clock不变,从没接触过,,,这是哪方面的知识啊,还有怎么做?跪

我顶!

一阶模型是正比于电压的平方,考虑BIBL还会降更多


怎么看出是一阶模型的?这是哪方面的知识,我是学FPGA的完全没接触过,,
还有你说的BIBL关键字我都不到相关的,谢谢前辈

0.66mw



   前辈你好,怎么算的?还有能说一下这是哪方面的理论吗?

应该是动态功耗吧!

0.444mw吧 瞎算的。  功率=电压方/电阻

(1.0/1.5)^2毫瓦吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top