微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > SignalTapII文件对已有工程是否有影响

SignalTapII文件对已有工程是否有影响

时间:10-02 整理:3721RD 点击:
在我的工程里面,如果带着SignalTapII文件编译后,在板子运行的话,会产生正确的结果,但是删除SignalTap文件,编译后,再下载到板子运行的话,就得不到正确的结果,请问各位知道原因在哪里吗?谢谢大家了。

另外还发现一个有趣的现象,如果我去掉SignalTap文件后,,在文件中,加一个led灯输出的话,还会得到正确的结果。请问谁知道原因呀。

关注一下时序


我是用的是quartusII, 请问怎样观察时序情况呢,是看综合之后的结果吗?

布线之后的报告,首先你要确保所加的约束是正确的,然后看分析结果


你好,再麻烦你一下,请问约束怎么加呀,我从来都没有在工程里面加过时序约束。恳请再指点一下呀。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top