微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 花了20多天写了一个4096点的IFFT

花了20多天写了一个4096点的IFFT

时间:10-02 整理:3721RD 点击:

花了20多天写了一个4096点IFFT,结果还不错,比XILINX的IP好一些。我建了一个群,关于这方面的。QQ:57387453,大家可以加入交流

可以看看吗?

waiting

希望小编能拿出来共享一下!

不错
~

呵呵吹牛

兄弟,这也用吹牛啊,自己做了就是做了,没做就是没做,吹牛有什么用

好吧,我不知道小编特地跑来说这个想干嘛,能写出来是值得高兴,可是写出来了不共享,就光在这边说,不知道你什么心态。

高兴之余,可以理解。

希望共享啊,小编!

希望小编能共享一下 我要写一个1024点的FFT  和一个4096点的IFFT 的verilog代码 现在写出来的时序上总是有问题……哎!都快崩溃了 希望能相互讨论!

这个先把原理搞清楚就不难了。我曾经也改过一个1024点的FFT,不过忘 放哪里了,仿真还通过了的。不过没有综合。

说说计算性能指标吧,还有基本架构,R4的?

牛啊!工作在连续输入模式下的4096点FFT的IP据我所知还是头一次有人能设计出来且比X的还牛!如果真是LZ可以跟我联系,我们评估一下可以考虑是否购买你的设计!

吹牛不要钱!

呵呵,我自己也写过一个1024点的fft 核,一直用着呢。其实这东西主要是控制蝶形运算的资源消耗量,也得处理好定点化运算的截位。

做的东西怎么没有哦

小编可以分享一下不?我当时搞了一个月,没搞出来。放弃了。

小编分享一下吧,现在在做1024点的FFT,还没出来,要崩溃了。

小编:我回复我自己的贴,加个QQ群怎么就不让我通过啊

自己顶一下

拿出来看看啊

能共享吗?、

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top