微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > set_min_delay,set_max_delay和set_input_delay,set_output_delay的区别

set_min_delay,set_max_delay和set_input_delay,set_output_delay的区别

时间:10-02 整理:3721RD 点击:
望高手指点set_min_delay,set_max_delay和set_input_delay,set_output_delay的区别

建议看工具手册,图文并茂,更容易理解

set_max_delay是可以对任意cell之间的路径延迟设置约束。而set_input_delay只是对输入输出设置延迟约束。即,一个的设置对象是对任意cell,一个是端口

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top