微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助! ISE 调用网表,translate 报错

求助! ISE 调用网表,translate 报错

时间:10-02 整理:3721RD 点击:

将一个模块 用ISE 的XST 综合生成网表,Xilinx Specific Options 设置 uncheck "Add I/O Buffers"
网表导出。
在另一个大的工程 调用该网表时,综合通过,在translate 时报错
negbulid:467 - output pad net ‘xxxx_c’ has an illegal buffer
其‘xxxx_c’  是原网表 .v 文件  端口的部分output 信号。

是网表做的不对,还是其他地方设置有不正确呢?

在用ISE生成ip核时,在ISE综合设置中,要注意
1>-iobuf不要勾选,
2>-iob选 NO
供参考!


1>-iobuf不要勾选,
2>-iob选 NO
这两个设置都 试过了,可是还是不行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top