task任务触发沿问题
时间：10-02
整理：3721RD
点击：
task cal_data_read;
output [7:0]data_r;
input [7:0]add_r;
begin
@(posedge main_clk_100m_w)
cada_ctl[cal_as] = 1'b1;
end
endtask
以上是一段task的代码，在verilog的资料上看到很多这样用的，为什么我的编译器提示 “Unsupported Event Control Statement. "?该语法难道是不可综合?
代码的其他部分没问题。改成电平触发，问题依旧。
output [7:0]data_r;
input [7:0]add_r;
begin
@(posedge main_clk_100m_w)
cada_ctl[cal_as] = 1'b1;
end
endtask
以上是一段task的代码，在verilog的资料上看到很多这样用的，为什么我的编译器提示 “Unsupported Event Control Statement. "?该语法难道是不可综合?
代码的其他部分没问题。改成电平触发，问题依旧。