Xilinx的单端时钟输入是否一定要从P端输入？

时间：10-02 整理：3721RD 点击：

在Spartan-3的手册上并没有看到相关说明，而Virtex-5的手册上明确指明必须从P端输入。
不知道Spartan-3是否也有这个要求?

Spartan-3 单端时钟可以从n输入

谢谢回复。
在Spartan-3系列的用户指南中，有如下一句话：
“两个完全独立的多路复用时钟输入对可以位于晶片的同一侧，但不能在相邻的 BUFGMUX 元件上”
请问这个是什么原因?

这句话是你翻译的?英文原版是怎么说的，哪个文档?

中文版的用户指南。
下面是英文原版的：
Each pair of BUFGMUX elements shares two sources; each source feeds the I0 input of one BUFGMUX and the I1 input of the adjacent BUFGMUX. Thus two completely independent pairs of clock inputs to be multiplexed could be on the same side of the die but not on the adjacent BUFGMUX elements.

上一篇：quartus中的建立时间保持时间slack为负
下一篇：ISE模块无法置顶，谁遇到过？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类