微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus中的建立时间保持时间slack为负

quartus中的建立时间保持时间slack为负

时间:10-02 整理:3721RD 点击:
这个问题主要是数据路径的延时大于一个时钟周期或者太小不满足最小保持时间造成的,我用set_max_delay和set_min_delay,好像分析器分析的锁存沿不对,竟然把我设置的值作为锁存沿和发射沿的差值。

你好,你的问题解决了吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top