微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谁知道下面这个综合出的两个向左和向右的三角形是什么?

谁知道下面这个综合出的两个向左和向右的三角形是什么?

时间:10-02 整理:3721RD 点击:



我代码里写的是s[1]<=mult[1]^DATA_IN;
模块g1左边是输入,右边是8位输出。
模块Mxor左边是16位输入。
DATA_IN是8位输入,和模块g1的输入一起送到Mxor中。
两个三角形是什么意思呢?为什么方向是相反的呢?

可能是buf。



   那这个情况呢?


这里为什么会有三角?我的本意就是 两个8位的按位异或,怎么综合出来是这样的?

三角形顶点端是位数少的一端,底边端是位宽的一端



   那这个图和我的意图是一样的吗?这画法,我还以为综合结果错了。



   综合对不对就要自己看了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top