微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > uvm如何控制用例结束

uvm如何控制用例结束

时间:10-02 整理:3721RD 点击:
vmm中,env有个wait_for_end()task,用户可以自己定义何时结束用例。uvm的env中,没有这个东西。有raise_phase和drop_phase来控制。但是感觉不够灵活。大家都是怎么控制结束的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top