微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 相同代码和编译环境,多次编译生成的二进制文件一模一样吗?

相同代码和编译环境,多次编译生成的二进制文件一模一样吗?

时间:10-02 整理:3721RD 点击:
对于ISE或者QII,相同的代码和编译环境,多次编译生成的下载二进制文件是一模一样的吗?个人认为在复杂度高的时候是不一样的,低的时候结果应该是一致的。

可以说,它们生成的文件的性能表现应是一样的,但是二进制文件是否一样,这个难保证,随便一点什么因素、如加点时间码在里面,都会生成得不一样。
算法的可重复性在EDA软件中是必要的,就算是VCS的随机约束生成,在其它条件(如激励、权重等因素)都不改变的情况下,每次的仿真结果也是一样的(内部培训时VCS RD这么说的)

这个综合工具的状态有关,很难保证每次都一样!



   每次PR都一样吗?

xilinx 官网上说,只要 源文件一样,软件设置一样,每次编译的结果都是一样的



   同一个工具会一样,不同的工具不一定一样吧,xilinx的ISE和altera的Quatus应该是会有些差异的



    那肯定啊,x和a的器件都不一样



   可以这么说,基本一致,主要参数的报告都相差很小,比如timing slack, 资源使用,能跑的最高速度,接口窗口等。

有些 tool 會以 "seed" 決定嘗試的演算法, 這類就不會每次結果都相同.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top