微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 串并转换写成移位寄存器还是寻址寄存器比较好?

串并转换写成移位寄存器还是寻址寄存器比较好?

时间:10-02 整理:3721RD 点击:
请教一个问题,从综合出来的电路等因素来看,要将8个串行数据转换为并行送给下级处理,是写成移位寄存器比较好,还是寻址寄存器比较好?下面是我的理解,移位寄存器功耗会比较大,用寻址的方式会比较好,如果理解有误的话i请大家批评指正:
1)移位寄存器:每来一个clk右移一个data,8个clk后移入8个寄存器送入下级;
2)寻址寄存器:用一个计数器寻址,根据clk的次序,一次写入对应的寄存器,8个clk后送入下级;

从这方面看,功耗差别似乎不大
不过需要考虑的是,对于含SHR的器件,综合使用了SHR恐怕比使用寻址方式占用更少的资源
寻址方式若综合策略是使用Slice/le完成,会有些资源的浪费
lz可以写个实际代码一试,看哪种方式,占用资源较多

楼上说的很全了,我习惯用移位寄存器

这种位数很少的我还是习惯用shift,简单。
如果位数很多,比如做滤波器,就要考虑用寻址的方法+sram。


是用的Virtex7系列的板子~


输入数据是8-12bit的~



    怎么理解这句话?



    有空指点我对网络传输的自商理解,看看我的理解可对啊!

bucuo !3k...

移位寄存器面積小又簡單, 功耗不會差太多.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top