微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问一下,xilinx的bufg的用法?

请问一下,xilinx的bufg的用法?

时间:10-02 整理:3721RD 点击:
您们好,我想请问一下,xilinx的bufg为何不能串联在一起?
谢谢!



    Bufg该是直接驱动的全局布线资源,该是不能将两个的全局的布线资源串联。
    我是这样理解的,不知道对不

不懂小编为什么要将两个bufg串联起来,不过lz是从ibuf连到bufg的话,可以中间插一个RBUF(好像是这么叫的,就是区域时钟BUF)


你好,我用ise生成两个不同的module,有个是输出有个bufg,有个是输入有个bufg,我要将这两个module串联起来。



    不能串联用,是因为FPGA内没有两个BUFG之间的布线通道。况且,即使两个串联,那么效果和一个也是同样的。
    如果你非得要串联,不知道是否可以试试两个bufg中间插buf。通过间接的方式,打通两个bufg的布线通道。不过这样一点意义都没有。而且会而外的带来时钟延迟。效果更差,为什么要这样设计呢。

quanju clk yong de

acgoal 回答的太好了,对fpga了解的很深入那

没有不要这样设计,多余了。

不需要这样设计

好的,理解了!

受教了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top