DC综合读取模块时显示错误

读取时显示错误the events deponds on both edge and nonedge expression，which synthesis dose not support.这个问题怎么解决呢

rtl代码有错！如：（posedge clk or ena）

代码错误啊。不能同时边沿触发和非边沿触发的……

   恩恩 谢谢大神了 已经综合成功啦

   谢谢大神了