微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谁帮我分析一下为什么(由或非门组成的)RS触发器->

谁帮我分析一下为什么(由或非门组成的)RS触发器->

时间:10-02 整理:3721RD 点击:
<-两个输入端同时从1变为0后输出是随机的?

[attach]586358[/attach]
假设上面的门的延迟是5ns,下面的门的延迟是6ns,连线没有延迟。
书上说由于门的延迟不可能绝对相等,于是有一个门的输出先变为1并阻止另一个门的输出变为1,为什么我觉得不管两个门的延迟是否相等,输出总是震荡的呢?



回复 1# zhuyuefeng2009

为何这么认为





   红色的箭头就是一个输出变化后经过延迟对另一个输出产生影响的示意。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top