关于STA生成sdf文件反标进行仿真的问题

时间：10-02 整理：3721RD 点击：

我将STA生成的sdf文件反标用nc进行后仿，仿真中在复位时报了一个setup violation，而STA并没有报这个路径的时序问题。于是我dump波形找到该路径并用STA对该路径时序进行report进行对比，发现仿真中propagate clock之前时钟树buffer的延时与STA report中的不一样。我打开sdf文件一个点一个点的进行对比，发现STA中buffer的延时小于仿真波形，STA中好像没有加上interconnect部分的延迟。我将sdf文件直接吃到STA中，发现时钟树buffer的延时与仿真能对上了。我的理解是，sdf文件是STA生成的，为什么STA在计算时序时会与sdf不一样呢，恳求大神指教，谢谢

上一篇：xilinx V6板子输出信号过冲是什么原因
下一篇：求某一序列的次大值

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类