微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于formality,cannot link cell

关于formality,cannot link cell

时间:10-02 整理:3721RD 点击:
在做formality,导入dc综合后的netlist时 报错 cannot not link cell “./WORK/asm/sub_137_2” to its reference design "asm_DW01_sub_0".  (FE-LINK-2)dc综合后 没有违背,timing也满足, 是什么原因导致 没有连上cell ,求大牛帮助

DW ip没有读入。
1.在search_path中加入dc_directory/libraries/syn/
   dc_directory只是你的dc安装目录。
2.在link_libray中加入dw_foundation.sldb



   非常感谢 问题解决了!  我没有想让dc综合出加法器和减法器的模块,怎么就自己生成了呢? 大牛能不能给解释下



  嗨,我也遇到了你上面提问的那个问题,按上面的回答尝试改了,我只是在search_path中增加了dc的syn目录,没有增加link_libaray也没有设置这个变量,显示还是can not link cell  ,想问下,你是如何设置的。发生can't link的cell均为memory的IP。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top