关于ddr2 controller仿真的问题，望解惑，感激不尽

时间：10-02 整理：3721RD 点击：

我自己做了一个激励，功能仿真了一下，有两个问题不明白：
1、local_burstbegin这个信号有什么用，我把它设为0或1对仿真结果没啥影响（我的local_size是1）
2、为啥我的local_ready很怪异，我的local_ready有的时候持续为高，这个信号不应该是接受了一定的读写请求就拉低的吗，为什么在持续接收读信号的时候可以一直为高?

试试把local_size换成其他值

我也想知道呀

上一篇：关于FPGA模块相互影响的问题
下一篇：XILINX ISE11.3 已提供下载

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器