关于FPGA模块相互影响的问题

我自己写了一个模块A，输出信号给另一个模块B，会影响B模块的信号输出。但是用以前的一个模块C输出给B模块，没有影响。是不是我设计的模块的功耗过大影响了B模块?实在觉得奇怪，两个相互独立的模块在FPGA里怎么会相互影响?求大神帮忙啊，实在无助了……

另外，我设计的模块A跟模块C实现的功能等等一切相同……唯一是我这个模块的功耗感觉较大。有没有可能一个模块功耗大影响另一模块?

具体是怎么影响的?

首先还是应看看是不是逻辑的问题吧，资源占用会引起这些问题吗?

功耗大就是大，为什么大，感觉大这个不太好把，FPGA很少关心功耗把。实现的功能一样你怎么保证的?做过形式验证?