微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > formal问题

formal问题

时间:10-02 整理:3721RD 点击:
在做fm时,netlist2netlist, 子模块的input是浮空的,这样会导致fm的结果FAILED,请问怎么解决这个问题,让fm忽略这个问题。
set verification_set_undriven_signals 0:X  看上去不是解决这个问题的方法。

自己顶一下吧,求大神解答

add ignored_inputs <input_name> -module <module_name> -both

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top