有一段关于DLL用于倍频的描述不太理解

“通过使用DLL 可以使源信号为50M 工作在100M。这一技术可以简化设计板的设计，因为板子上的时钟路径不用考虑高频信号。时钟加倍也提供了时域相乘的另一选择，每个时钟周期使用同一电路两次，比画两个相同电路少占面积。”
我想问的是，是不是说，如果电路的一部分所需要的时钟频率比另一部分高的时候，就可以采用DLL（或者把高频率的电路多例化几次 ）?
还有，什么叫“板子上的时钟路径不用考虑高频信号”?

它的意思是，如果没有DLL，那么如果FPGA设计需要使用100M的时钟，那么你将要使用100M的高频时钟源输入到FPGA，现在有了DLL，你只需要在板上输入50M，用FPGA内部的DLL倍频到100M，时钟频率不是低很多，这样板子的设计不用考虑高频信号（如100M).

楼上解释的很清楚！