微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR2提速问题

DDR2提速问题

时间:10-02 整理:3721RD 点击:
我想请教一下各位高手,我自己设计的DDR2 controler,然后通过了验证,phy采用的是IP,但是使用ISE综合后,下载到v4板子上,连60MHz都跑不对。因为我设计的控制模块一下读16个数据,总是在最后一个数据发生错误。我想请教一下各位高手怎样才能提高速度。

啊。高手们都去哪里了?
指点一下下啊

PCB layout  好好反复看PCB设计指南  包括FPGA的和DRAM的



   您的意思是让我看xilinx v4板子的介绍吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top