求助：DE2 EP2C35F672C6配置ALTPLL出问题

各位大神，您们好，本人初学FPGA，在配置PLL后，利用Signal Tap II 进行硬件仿真时，出现问题（如截图1），网上搜索了一下，好像是因为未破解完全，想请大家帮帮忙，有没有能破解PLL的lisence文件，截图2是具体电路图，请路过的大神顺便帮忙解决，再下感激不尽，谢谢！