微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > dc 综合策略

dc 综合策略

时间:10-02 整理:3721RD 点击:
大家好 ~ 小弟初学dc 想问一下dc 综合时选用bottom-up的方法。比如说我现在写了一个较大的电路模块,包含若干子电路模块,里面有多个时钟,比如说是clk 与 clk2x。 因此,我想用自底向上的方法综合,不知道如何下手。如果我分别对各个子电路模块综合后,在怎样将它们连接到一块? 有这方面经验的请大家谈谈自己的看法,谢谢大家了 。

将block从顶层抠出来 。 综合顶层的时候link各个block的etm就好了 。约束自然也要跟着有所改变。



    谢谢啊~ 弱弱地问一下 etm 是什么?是综合后产生到db文件吗 ?各个block 综合要分别写scripts 吗?然后在综合顶层模块,你的意思是这样吧!


是的。

extract timing model



    谢谢啊 我弱爆了。

能分享一下您的脚本文件吗,好心的小编?



   我也是初学,你留个邮箱我给发过来~



    642352444@qq.com谢谢啊

综合顶层的时候link各个block的etm就好了



   已发到你邮箱 请你查收~

114476508@qq.com 小编也给我一份脚本学习吧,谢谢



   已发送 请查收~

呵呵,学习了

would u share ur script dude ? a beginner too )

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top