微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > MegaWizard PLug-In Manager无法自动生成时序图

MegaWizard PLug-In Manager无法自动生成时序图

时间:10-02 整理:3721RD 点击:
请教各位大神,我用MegaWizard PLug-In Manager自动生成一个fifo模块,最后summary的生成文件选项中没有时序图那一项,肿么办?哦,我的quartus ii 版本是12.0

时序图好像可要可不要吧……


是的,但写接口程序时需要参考时序图,没有的话还得在其它地方找资料,不方便的说。



   看对应IP核的documentation就行~在IP核生成界面上有个好像有个documentation按钮,点开就可以下载对应的手册!



   我试试,先谢过了~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top