微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求Quartus 12.0 的时钟约束方式?

求Quartus 12.0 的时钟约束方式?

时间:10-02 整理:3721RD 点击:
Quartus ii 11.1~ 12.0 时钟约束方式好像又改了,修改的很大
整体时钟约束好像没了,Fmax好像也找不到地方设定

你说的是10->11的修改吧,去掉了Classic Timing Analyzer。11和12没啥区别。
当年我也“觉得“Classic很好用,好像给时钟设个频率其他啥都不用管了。其实。

timequest

12.0 沒有這個選擇..

以前感覺還不錯的說

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top