如何给二维数组赋初值0？
时间：10-02
整理：3721RD
点击：
我查到了一种方法：
reg [3:0] ram[3:0];
integer i;
initial
begin
for(i=0;i<4;i=i+1)
ram[i] = 0;
end
但我想知道能不能在定义这个二维数组的时候就全部赋值为0?
我尝试这么写但是被报错：
reg [width-1:0] ram [depth-1:0] = 0;
这么写也错：
reg [width-1:0] ram [depth-1:0] = {0};
应该怎么写呢?
reg [3:0] ram[3:0];
integer i;
initial
begin
for(i=0;i<4;i=i+1)
ram[i] = 0;
end
但我想知道能不能在定义这个二维数组的时候就全部赋值为0?
我尝试这么写但是被报错：
reg [width-1:0] ram [depth-1:0] = 0;
这么写也错：
reg [width-1:0] ram [depth-1:0] = {0};
应该怎么写呢?
sv语法：reg [width-1:0] ram [depth-1:0] = '{default:0};
Modelsim报错了 : Illegal reference to memory "ram". 因为我的是verilog文件吧。
verilog中应该无法在定义memory时赋初值（参考标准文档4.9.3 Memories）。可以尝试循环对memory中的每一个element赋值，或者调用$readmemb/$readmemh，从文件中获取初值。
谢谢。我明白你指的是IEEE文档。
VHDL可以，好像是others=>(others=>'0')
是吗?可我用的是Verilog